A High-Performance/Low-Power On-Chip Memory-Path Architecture with Variable Cache-Line Sizeに関係する本がみつかりませんでした。
カーリルローカルでも探してみましょう。